

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 05-283744

(43)Date of publication of application : 29.10.1993

(51)Int.Cl.

H01L 33/00

(21)Application number : 04-062812

(71)Applicant : TOSHIBA CORP

(22)Date of filing : 19.03.1992

(72)Inventor : IZUMITANI TOSHIHIDE
HATANO GOKOU
OBA YASUO

(30)Priority


Priority number : 03337459 Priority date : 20.12.1991 Priority country : JP

(54) SEMICONDUCTOR ELEMENT

(57)Abstract:

PURPOSE: To obtain a semiconductor element having a conductivity type other than an N⁺ or consisting of a cubic crystal other than a hexagonal crystal by a method wherein the element is provided with a single crystal BP layer and a Ga_xAl_{1-x-y}N (0 ≤ x ≤ 1) epitaxially grown layer, which is formed on the surface of the BP layer and has a specified thickness.

CONSTITUTION: Diborane-phosphine gas is sprayed on an Si substrate 11 having the face (100) as raw gas, a hexagonal crystal BP layer 12 is grown in a thickness of 2 μm, a temperature and a pressure are kept intact, a trimethyl gallium and an ammonia are sprayed on the surface of the layer 12 and a GaN layer 13 is grown in a thickness of 1 μm. Moreover, as a result of a measurement of holes in the hexagonal crystal GaN layer 13, an N⁻ conductivity having a carrier concentration of 1 × 10¹⁶/cm³ and a hole mobility of 150 cm²/Vsec is shown. As the conventional GaN film has an N⁺ conductivity and has a carrier concentration of 1 × 10¹⁹ to 1 × 10²⁰/cm³, the layer 13 results in being able to remove specially N atomic holes. Accordingly, a cubic crystal suitable for recombination of carriers is used for a luminous layer, a hexagonal crystal is used for other layers and the like and the proper use of various crystal structures can be made.



LEGAL STATUS

[Date of request for examination] 11.03.1999

[Date of sending the examiner's decision of rejection] 11.06.2002

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

BEST AVAILABLE COPY

- ▷ [Date of final disposal for application]
- [Patent number]
- [Date of registration]
- [Number of appeal against examiner's decision of rejection]
- [Date of requesting appeal against examiner's decision of rejection]
- [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平 5 - 2 8 3 7 4 4

(43) 公開日 平成5年(1993)10月29日

(51) Int. Cl.⁵
H 0 1 L 33/00

識別記号 庁内整理番号
C 8934 - 4 M

F I

技術表示箇所

審査請求 未請求 請求項の数 3

(全 7 頁)

(21) 出願番号 特願平4-62812

(22) 出願日 平成4年(1992)3月19日

(31) 優先権主張番号 特願平3-337459

(32) 優先日 平3(1991)12月20日

(33) 優先権主張国 日本 (JP)

(71) 出願人 000003078

株式会社東芝
神奈川県川崎市幸区堀川町72番地

(72) 発明者 泉谷 敏英

神奈川県川崎市幸区小向東芝町1番地 株
式会社東芝総合研究所内

(72) 発明者 波多野 吾紅

神奈川県川崎市幸区小向東芝町1番地 株
式会社東芝総合研究所内

(72) 発明者 大場 康夫

神奈川県川崎市幸区小向東芝町1番地 株
式会社東芝総合研究所内

(74) 代理人 弁理士 則近 憲佑


(54) 【発明の名称】 半導体素子

(57) 【要約】

【目的】 格子定数が小さく格子整合する基板が無いとされる化合物半導体において、結晶学的な欠陥が少なく高品質な薄膜を成長させることを目的とする。

【構成】 基板と目的とする半導体層の間に磷化ホウ素 (BP) あるいは ZnO からなるバッファ層を成長させ半導体層に発生する欠陥を低減する。

【効果】 2 μm 程度の BP あるいは ZnO バッファ層をはさみ GaAlN 系エピタキシャル層を成長させることにより、従来はアンドープでも高キャリア濃度であったものが 2 ~ 3 桁キャリア濃度が低下して電気的特性の制御が容易になった。



【特許請求の範囲】

【請求項 1】単結晶 BP 層と、この BP 層の表面に形成された少なくとも 500 Å 以上の厚さの $Ga_x Al_{1-x}N$ ($0 \leq x \leq 1$) のエピタキシャル成長層とを具備することを特徴とする半導体素子。

【請求項 2】単結晶 BP 層とこの BP 層の表面に形成された $In_x Ga_y Al_{1-x-y}N$ ($0 < x \leq 1$ 、 $0 \leq y \leq 1$) のエピタキシャル成長層とを具備することを特徴とする半導体素子。

【請求項 3】単結晶 ZnO のバッファ層と、このバッファ層の表面に形成された窒素を構成元素とする半導体のエピタキシャル成長層とを具備することを特徴とする半導体素子。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、下地材料を改良して形成したエピタキシャル成長層を有する半導体素子に関する。

【0002】

【従来の技術】従来、短波長発光素子用、耐環境半導体素子用の材料として可能性のある半導体材料に窒素を V 族として含む III-V 族半導体材料例えば GaN が考えられて来た。しかしながらこの GaN は窒素解離圧が極度に高いため、気相成長の過程において、N 原子がぬけてしまい、そのために n^+ 型となってしまう、 n^- 型、I 型、p 型といった他の導電型を形成できなかった。また、格子定数の差が 10% 以上におよぶサファイヤあるいは立方晶の SiC 表面上に成長させる従来行われている方法では、安定な結晶型である六方晶の半導体しか形成できず、六方晶に比べて不安定であるが発光素子の発光層等への適用が期待される立方晶の半導体は作成することができなかった。

【0003】この様な問題は、 GaN だけでなくこれ以外の AlN 、 $InGaN$ 、 $GaAlN$ 及び $InGaAlN$ 等といった $In_x Ga_y Al_{1-x-y}N$ ($0 \leq x \leq 1$ 、 $0 \leq y \leq 1$) の系の比較的バンドギャップの広い材料に見られる共通の問題であった。

【0004】

【発明が解決しようとする課題】上記したように従来のサファイヤ、 SiC 表面上に $In_x Ga_y Al_{1-x-y}N$ ($0 \leq x \leq 1$ 、 $0 \leq y \leq 1$) を成長させる方法では n^+ 型以外の導電型の半導体や、六方晶以外の立方晶半導体を作成できないという問題があった。

【0005】そこで、第 1 の発明は、 $Ga_x Al_y N$ ($0 \leq x \leq 1$) なる材料について、 n^+ 型以外の導電型の半導体層、或いは六方晶以外の立方晶の半導体層を有する半導体素子を提供することを目的とする。

【0006】第 2 の発明は、 $In_x Ga_y Al_{1-x-y}N$ ($0 < x \leq 1$ 、 $0 \leq y \leq 1$) なる材料について、 n^+ 型以外の導電型の半導体層、或いは六方晶以外の立方晶の

半導体層を有する半導体素子を提供することを目的とする。

【0007】また、第 3 の発明は、一般に N 原子を構成元素の一つとして、成長の過剰で N 原子空乏が問題になっている材料と格子定数が小さくそのための格子不整合が原因で良質の結晶を得られない材料例えば $In_x Ga_y Al_{1-x-y}N$ ($0 \leq x \leq 1$ 、 $0 \leq y \leq 1$) なる材料について結晶性の良い半導体層、或いは六方晶以外の立方晶の半導体層を有する半導体素子を提供することを目的とする。

【0008】

【課題を解決するための手段】上記目的を達成するために、第 1 の発明は、単結晶 BP 層と、この BP 層の表面に形成された少なくとも 500 Å 以上の $Ga_x Al_{1-x-y}N$ ($0 \leq x \leq 1$) のエピタキシャル成長層とを具備することを特徴とする半導体素子を提供するものである。

【0009】また、第 2 の発明は単結晶 BP 層と、この BP 層の表面に形成された $In_x Ga_y Al_{1-x-y}N$ ($0 < x \leq 1$ 、 $0 \leq y \leq 1$) のエピタキシャル成長層とを具備することを特徴とする半導体素子を提供するものである。

【0010】特に、第 1 の発明に係わる $Ga_x Al_{1-x}N$ ($0 \leq x \leq 1$) 系材料については、結晶構造が単一で、導電型も安定した膜となるために、500 Å 以上の膜厚が必要であり、好ましくは 1000 Å 以上であることが良い。

【0011】また、第 3 の発明は ZnO から成るバッファ層と、このバッファ層の表面に形成された窒素を構成元素とする半導体からなるエピタキシャル成長層とを具備することを特徴とする半導体素子を提供するものである。

【0012】また、ここでの BP 層及び ZnO 層は、単結晶であることが必要であるが、欠陥の全くない完全な単結晶以外に、結晶表面をエッチングした際、 $1 \times 10^8 / \text{cm}^2$ 以下の欠陥に起因するピットを見い出せる程度の多少の多結晶が混じった単結晶も含む。

【0013】

【作用】薄膜として結晶性の良いものを形成することが困難な $In_x Ga_y Al_{1-x-y}N$ ($0 \leq x \leq 1$ 、 $0 \leq y \leq 1$) のエピタキシャル成長層の下地材料として単結晶 BP 層、あるいは ZnO 層を採用することにより下地と成長層間の格子不整合を緩和することができ、欠陥の少ない高品質の結晶を得ることが先ず可能になる。しかも、BP 層あるいは ZnO 層を下地に用いることで $In_x Ga_y Al_{1-x-y}N$ ($0 \leq x \leq 1$ 、 $0 \leq y \leq 1$) の N 原子空孔をより押えることが可能なことが実験により明らかになった。これにより結晶中の N 原子の欠乏に起因する n^+ 型化が抑えられ、 n^+ 型以外の n 型、 n^- 型、I 型、p 型等の半導体層の形成が可能になった。さら

に、BP層を下地に使用することで成長条件によっては立方晶の半導体層の形成が可能になった。

【0014】

【実施例】この発明の実施例を図面を参照し、詳細に説明する。図1は、本発明の第1の実施例である。

【0015】まず、(100)面のSi基板11上に原料ガスとして、ジボラン(B_2H_6) 1×10^{-6} mol/min フォスフィン(PH_3) 5×10^{-4} mol/min を吹き付け成長温度1200℃、成長圧力0.1気圧の条件で六方晶のBP層12をMOCVD法によって2μm成長させた。次いで、成長温度と成長圧力はそのままの状態にし、このBP層12表面上にトリメチルガリウム(TMG) 1×10^{-6} mol/min、アンモニア(NH_3) 1×10^{-3} mol/min を吹き付けGa_xAl_{1-x}N層13を1μm成長させた。こうして形成した六方晶Ga_xAl_{1-x}N層13のホール測定を行った結果、キャリア濃度 1×10^{16} /cm³、ホール移動度 $150 \text{ cm}^2/\text{V sec}$ のn-型伝導を示すことが分った。従来のサファイヤ上に成長したGa_xAl_{1-x}N膜は所謂n+型でありキャリア濃度は 1×10^{19} ~ 1×10^{20} /cm³ であるから、本実施例のGa_xAl_{1-x}N層13はこれと比べてN原子空孔を格段に除去できたことが分った。

【0016】この様に下地にBP層を採用することによってGa_xAl_{1-x}N ($0 \leq x \leq 1$) エピタキシャル成長層の1例であるGa_xAl_{1-x}Nの欠陥の減少を図れたのは以下の理由と考えられる。即ち六方晶のBPの格子定数は4.54Åと他のIII-V族化合物半導体と比べて小さくGa_xAl_{1-x}Nとの結合長の差は0.5%にすぎない。しかもBPは高融点で化学的に安定であり、成長温度の高い傾向にある格子定数の小さい半導体をBP層上に成長させることができる。これにより欠陥の少ない高品質の結晶がN原子の抜けを抑制する何らかの働きをしたものと考えられる。Ga_xAl_{1-x}Nのエピタキシャル成長層は100Åや200Å程度の厚さでは、下地の結晶構造の影響を受けて欠陥が多く、安定な結晶構造の半導体になり難いが、500Å以上の膜厚では結晶構造も単一の六方晶や立方晶となり導電型も安定して優れた膜となる。

【0017】図2は、本発明の第2の実施例を示す。この試料は第1の実施例に示す同じ条件でエピタキシャル成長層とMOCVD法により作成した。以下の実施例では、第1の実施例と同様に実施可能であるが、同一部分は同一番号を付し、詳しい説明を省略した。

【0018】まず、(100)面のSi基板11上に原料ガスとしてジボラン(B_2H_6) 1×10^{-6} mol/min フォスフィン(PH_3) 5×10^{-4} mol/min を吹き付けBP層12を2μm成長させた。

【0019】次いで、このBP層12表面上にトリメチルガリウム(TMG) 1×10^{-6} mol/min、アンモニア(NH_3) 1×10^{-3} mol/min、ドーパントとしてシクロペンタジエニルマグネシウム(Cp_2Mg) 適量

を吹き付けてGa_xAl_{1-x}N層21を1μm成長させた。このMgドーパのGa_xAl_{1-x}N層21はキャリア濃度 1×10^{16} /cm³、ホール移動度 $150 \text{ cm}^2/\text{V sec}$ のp型伝導を示した。この方法によってp型の導電型のGa_xAl_{1-x}N層を得ることができた。

【0020】この実施例ではMgをドーピングしたのでGa_xAl_{1-x}N層はp型となったが、このMgドーピングを行わないなら、真性半導体でI型と呼ばれるその他の導電型を呈するものも形成することが可能である。

10 【0021】以上の第1及び第2の実施例では、Ga_xAl_{1-x}N ($0 \leq x \leq 1$) としてGa_xAl_{1-x}Nを挙げて説明したが、Ga_xAl_{1-x}Nの代わりにGaAlN、AlN等も同様に実施することが可能である。以下の実施例で順次説明する。

20 【0022】図3は本発明の第3の実施例である。Ga_xAl_{1-x}Nよりさらにバンドギャップの広いAlNを同様の方法で成長させた。この場合BPとの結合長の差は4%有る。第1の実施例においてTMGをTMAに代えることにより1μmのAlN33を得た。基板は同じくSi(100)で、成長温度が1300℃、成長圧力0.1気圧、成長速度は1μm/hrとした。一般にAlNは絶縁体に近く高抵抗であり、それはAlN中のN原子空孔が原因とされている。この試料はキャリア濃度が 1×10^{18} /cm³ あり、少くとも導電性を呈し、しかも低抵抗のn型であった。これは、N原子空孔が十分押えられているためと考えられる。

30 【0023】次に第4の実施例を説明する。図4はGa_xAl_{1-x}Nの3元系の材料のpn接合を利用してシングルヘテロ構造の発光ダイオード(LED)を作製した例である。n型Si基板(図示せず)上に成長温度1200℃でSiドーパn型BP層(2×10^{17} /cm³) 42を3μm、更に3μmのアンダードープAl_{0.3}Ga_{0.7}N層(n型・ 1×10^{17} /cm³) 43と3μmのMgドーパAl_{0.1}Ga_{0.9}N層(p型・ 2×10^{16} /cm³) 44を順次成長させpn接合を形成した。さらにコンタクト層としてMgドーパBP層(p型・ 5×10^{17} /cm³) 45を0.5μm成長させて機械研磨とエッチングによりSi基板を除去し、In電極46を取り付けLEDとした。

40 【0024】こうして得られたLEDは、10mcdの青色発光が得られた。この様な方法を用いるとGaAlNにおいても高品質のLEDが作製可能になり従来のものよりも輝度が格段に向上する。さらに、第5の実施例を説明する。

50 【0025】基板にSiを使用し、表面が(100)面のウェハを使用すると、その表面に成長するBP層は、(100)面を基板の表面と平行にしたエピタキシャル膜が成長し、Siのウェハ表面が(111)面では(111)面が基板の表面と平行に成長する。これにより、面上に成長する半導体の結晶構造を制御することが可能

な場合がある。例えば図5に示す如く、BP層12上にInGaAlN(組成は特に規定しない)を成長させる場合、Si基板の面方位を(100)とし基板温度を550~800℃、成長速度を0.5μm/hrと温度を低めにした成長速度を遅めにするにより、BP層12上に立方晶のInGaAlN53が成長する。このアンドープのInGaAlN53の特性を調べたところ、キャリア濃度は $1 \times 10^{16}/\text{cm}^3$ 、ホール移動度200 $\text{cm}^2/\text{V} \cdot \text{sec}$ であった。この様に立方晶のInGaAlNが成長することにより、同じ立方晶のBPとの歪のない層が作製できる。しかもp型ドーパントを導入することにより高品質なp型半導体を得られる等新しい4元系材料として大いに期待できる。一方(111)の基板を使用すると500Å未満の界面近傍まで立方晶の混らない六方晶のGaNが成長することが本発明者らの行った実験により明らかになった。このことから例えば発光素子において、発光層にはキャリアの再結合に適した立方晶を用い、その他のクラッド層やコンタクト層には厚いものの形成が容易な六方晶を用いる等して種々の結晶構造の使い分けができる。このためデバイス設計の自由度は向上する。

【0026】又、InGaAlN系半導体はIn、Ga、Alの比率を変化させることによって広くオレンジ色から紫外の領域まで連続的に変化させることができるのでこの点においても設計の自由度が増す。

【0027】ここでは、InGaAlNについて説明したが、他の $\text{In}_x\text{Ga}_y\text{Al}_{1-x-y}\text{N}$ ($0 \leq x \leq 1$, $0 \leq y \leq 1$) 例えばInGaN、InAlNについても物性上の性質が近いInGaAlNの代わりとして同様に使用することができる。

【0028】図6は、第6の実施例である。Si基板に代りサファイヤ基板61を使用し、その表面上にBPのバッファ層12、アンドープGaAlN膜63を順次成長させた例である。第5の実施例までは全てSi基板を用いたが、夫々の実施例ではSi基板の代りにAlを含む材料のこのサファイヤやアルミナの基板を使用しても良い。また、BPと比較的格子定数の近いSiC、原子面によっては格子定数の近い TiO_2 、 MgF_2 を利用して従来と比較して欠陥の少ないエピタキシャル膜、例えば低キャリア濃度のアンドープGaNが得られる。これらの基板では処理により表面のダメージ層さえ除去できればより低能度のものが得られることが、本発明者らの行った基板に様々な処理を行う一連の実験から予想される。なお、BP層の成長にホウ素原料としてトリエチルホウ素やトリメチルホウ素など有機金属を用いることも有効である。また格子整合をさらに良好なものとするためにGa、Al、InやAs、Sbを混合し格子定数を変化させることも可能である。Ga原料としてトリエチルガリウム(TEG)、Al原料としてトリエチルアルミニウム(TEA)を使用しても全く同様に実施で

きる。以上の実施例では、半導体材料のNの一部をAs、Sbに置換することにより、よりN原子を空孔を抑えることも可能である。図7を用いて本発明の第7の実施例であるLEDを説明する。

【0029】ZnO基板71上にZnOバッファ層72(アンドープ)が1μm形成され、その上にn型Ga_{0.8}In_{0.2}N層73(アンドープあるいはSiドーブ、 $1 \times 10^{16} \sim 1 \times 10^{19} \text{cm}^{-3}$ 例えば $1 \times 10^{17} \text{cm}^{-3}$)が3μm形成され、その上にp型Ga_{0.8}In_{0.2}N層74(Mgドーブ、 $1 \times 10^{16} \sim 1 \times 10^{19} \text{cm}^{-3}$ 例えば $1 \times 10^{17} \text{cm}^{-3}$)が2μm形成される。

【0030】各層はMOCVD法により形成し、原料としてNH₃を $1 \times 10^{-3} \text{mol/min}$ 、Ga(C₂H₅)₃を $1 \times 10^{-5} \text{mol/min}$ 、In(CH₃)₃を $1 \times 10^{-6} \text{mol/min}$ 、CO₂を $1 \times 10^{-5} \text{mol/min}$ 、Zn(CH₃)₂を $1 \times 10^{-6} \text{mol/min}$ を導入して成長を行った。基板温度は700℃、圧力75torr、原料ガスの総流量は、1l/minとした。ドーパントには、n型にSi、p型にMgを用いた。Siはシラン(SiH₄)を、Mgはシクロペンタジエニルマグネシウム(Cp₂Mg)をそれぞれ原料ガスに混入することよりドーブした。46は電極である。

【0031】ここで、GaNの成長には原料であるNH₃の分解温度が高いため、1000℃以上の高温が必要であると信じられてきた。しかし、本発明者らの研究によればNH₃の分解には必ずしも高温が必要ではないことが判明した。1000℃以上という温度は通常使われているサファイヤ基板上に成長する際の最適温度であり、GaNの成長には成長する基板の種類によって最適成長温度が存在する。つまり、基板との格子不整合が大きい場合には格子不整の影響を緩和するために高温成長が必要となるが、格子整合をする基板を用いる場合には低温成長が可能になる。そこで、最適基板を選択することができれば、低温成長が可能になり、低温成長が可能になれば不純物の取り込まれも抑えることができる。

【0032】ZnOは、GaNと同じウルツ鉱型(六方晶系の結晶構造の一つ)の結晶構造を持ち、格子定数が3.250ÅでありGaNの3.189Åと非常に近い。バンドギャップは3.2eVである。そこで、ZnO上にGaNを成長することにより、基板との格子不整合は2%以下に抑えられる。さらに、Inを添加することにより基板との格子不整合を図ることが可能となる。

【0033】ただし、いくら格子定数の近い基板を用いたとしても、基板表面の状態が悪い場合には昇温時にH₂中に晒されることになるので、基板表面から酸素がH₂Oとなって抜けてしまう。従って基板表面は酸素不足になってしまい、良好な基板表面の結晶配列を得ることができない。

【0034】本発明に示すようにZnO基板に一旦ZnOバッファ層を成長させてからGaN層を成長させるこ

とにより、清浄なZnO表面上にGa_{0.8}In_{0.2}N層を成長することが可能となり、格子定数が近いというメリットを十分生かすことができる。これによってGa_{0.8}In_{0.2}N層はN原子空孔の少い良質の層となるため、n型のみならずp型のGa_{0.8}In_{0.2}Nを形成でき、Ga_{0.8}In_{0.2}NのPN接合を持ったLEDが形成できる。図8にこの実施例によるLEDチップをレンズを兼ねた樹脂ケース82に埋め込んだ状態を示す。83は内部リード、84は外部リードである。

【0035】この実施例によるLEDは、樹脂ケースに埋め込んで約5mcdの青色発光が確認された。この効果は基板との格子整合のずれが±0.5%の範囲あるいは基板の面方位のずれが±5%の範囲で十分に得られた。なお、Ga_{0.8}In_{0.2}NにAlを添加して格子定数を保ったままバンドギャップを変化させることも可能である。図9は本発明の第8の実施例であるMIS型のLEDの概略断面図である。

【0036】ZnO基板71上にZnOバッファ層72、n型Ga_{0.8}In_{0.2}N層73（アンドープあるいはSiドープ、 $1 \times 10^{16} \sim 1 \times 10^{19} \text{cm}^{-3}$ 例えば $1 \times 10^{17} \text{cm}^{-3}$ ）が3μm形成され、その一部に高抵抗部91が形成されている。46は金属電極である。本実施例によりN原子空孔の少い良質のGa_{0.8}In_{0.2}N層を形成することができ、この様なMIS型のLEDも提供することができる。図10は本発明の第9の実施例である半導体レーザ装置の断面図である。

【0037】ZnO基板71上にZnOバッファ層72、n型Ga_{0.8}In_{0.2}Nバッファ層101、n型Ga_{0.8}In_{0.2}Nクラッド層102、アンドープGa_{0.8}In_{0.2}N活性層103、p型Ga_{0.8}In_{0.2}Nクラッド層104が形成され、その上にn型Ga_{0.8}In_{0.2}N電流素子層105、p型Ga_{0.8}In_{0.2}Nコンタクト層106が形成されている。46は金属電極である。この様にn型Ga_{0.8}In_{0.2}N層を持った短波長用半導体レーザも提供することができる。図11は本発明の第10の実施例であるバイポーラトランジスタの概略構成図である。

【0038】ZnO基板71上にZnOバッファ層72、アンドープGa_{0.8}In_{0.2}Nバッファ層111、n型Ga_{0.8}In_{0.2}Nコレクタ層112、p型Ga_{0.8}In_{0.2}Nベース層113、n型Ga_{0.8}In_{0.2}Nエミッタ層114、n型Ga_{0.8}In_{0.2}Nエミッタコンタクト層115が形成されている。46は電極である。n型或はp型のGa_{0.8}In_{0.2}Nを形成できるため、この様に複雑な構造のバイポーラトランジスタも提供することができる。

【0039】以上のZnOをバッファ層に使用した実施例では、この上に形成する膜としてGa_{0.8}In_{0.2}N等のIn_xGa_yAl_{1-x-y}N（ $0 \leq x \leq 1$ 、 $0 \leq y \leq 1$ ）を選んだが、N電子空孔が発生する他の窒素含有の化合物半導体をこれらの代わりに選んで用いても良い。

特に、青色発光が可能なバンドギャップが広く格子定数の小さい化合物半導体を選んだ場合には効果は絶大である。その他、本発明はその趣旨を逸脱しない範囲で種々変形して実施することができる。

【0040】

【発明の効果】以上詳述したように、上記構成によればGa_{0.8}In_{0.2}NやAlGa_{0.8}In_{0.2}N等といったIn_xGa_yAl_{1-x-y}N（ $0 \leq x \leq 1$ 、 $0 \leq y \leq 1$ ）の高品質の結晶の成長が困難であった薄膜をn型、I型、p型等の所望の導電型或いは、六方晶だけでなく立方晶の結晶構造の半導体層を提供できる。これにより半導体素子設計上の自由度を向上できる。従ってこれを利用した短波長発光素子などへの応用が可能で、ディスプレイ、光通信など情報処理産業への貢献は極めて大である。

【図面の簡単な説明】

【図1】 本発明の第1の実施例であるSi基板上にBPバッファ層を成長させてアンドープGa_{0.8}In_{0.2}Nを成長させたウェファの断面図。

【図2】 本発明の第2の実施例に係わるSi基板上にBPバッファ層を成長させてMgドープのGa_{0.8}In_{0.2}Nを成長させたウェファの断面図

【図3】 本発明の第3の実施例に係わるSi基板上にBPバッファ層を成長させてアンドープAl_{0.8}In_{0.2}Nを成長させたウェファの断面図。

【図4】 本発明の第4の実施例に係わるBPバッファ層を介して作成されたGa_{0.8}Al_{0.2}Nからなるシングルヘテロ接合型LEDの断面図。

【図5】 本発明の第5の実施例に係わるSi基板（100）表面上のBPバッファ層の上に立方晶InGa_{0.8}Al_{0.2}Nを成長させたウェファの断面図。

【図6】 本発明の第6の実施例に係わるサファイヤ基板上にGa_{0.8}Al_{0.2}Nを成長させたウェファの断面図。

【図7】 本発明の第7の実施例に係わるLEDの断面図。

【図8】 本発明の第7の実施例に係わるLEDチップを樹脂ケースに埋め込んだ図。

【図9】 本発明の第8の実施例に係わるLEDの断面図。

【図10】 本発明の第9の実施例に係わる半導体レーザ装置の断面図。

【図11】 本発明の第10の実施例に係わるバイポーラトランジスタの断面図。

【符号の説明】

11…Si基板

12…BP層

13…アンドープGa_{0.8}In_{0.2}N層

21…MgドープAl_{0.8}In_{0.2}N層

33…アンドープAl_{0.8}In_{0.2}N層


42…n型BPバッファ層

43…n型Ga_{0.8}Al_{0.2}N層


9

- 44...p型GaAlN層
 45...p型BPコンタクト層
 46...電極
 61...サファイヤ基板
 63...GaAlN層
 71...ZnO基板
 72...ZnOバッファ層
 73...n型Ga_{0.8}In_{0.2}N層
 74...p型Ga_{0.8}In_{0.2}N層
 81...LEDチップ
 82...樹脂ケース
 83...内部リード
 84...外部リード

【図1】




【図2】




10

- 91...高抵抗部
 101...n型Ga_{0.8}In_{0.2}Nバッファ層
 102...n型Ga_{0.8}In_{0.2}Nクラッド層
 103...アンドープGa_{0.8}In_{0.2}N活性層
 104...p型Ga_{0.8}In_{0.2}Nクラッド層
 105...n型Ga_{0.8}In_{0.2}N電流阻止層
 106...p型Ga_{0.8}In_{0.2}Nコンタクト層
 111...アンドープGa_{0.8}In_{0.2}Nバッファ層
 112...n型Ga_{0.8}In_{0.2}Nコレクタ層
 113...p型Ga_{0.8}In_{0.2}Nベース層
 114...n型Ga_{0.8}In_{0.2}Nエミッタ層
 115...n型Ga_{0.8}In_{0.2}Nエミッタコンタクト層


【図8】




【図4】




【図7】




【図9】




【図 3】




【図 5】



【図 11】



【図 6】



【図 10】

